Логические основы компьютера

Логические основы компьютера

Базовые логические элементы

Базовые логические элементы

• Устройства компьютера (сумматор, триггер, ячейки памяти в оперативной памяти и др.) строятся на основе базовых логических элементов.

• Логический элемент – это небольшая часть электронной логической схемы, которая выполняет элементарную логическую функцию.

• Логическими элементами компьютеров являются электронные схемы (вентили): НЕ, ИЛИ, И, И – НЕ, ИЛИ – НЕ.

Базовые логические элементы

Каждый логический элемент имеет свое условное обозначение, которое выражает его логическую функцию.

Логические элементы компьютера оперируют с сигналами, представляющими собой электрические импульсы (есть импульс – логическое значение 1, нет импульса – 0).

На вход логических элементов поступают сигналы – аргументы , на выходе появляется сигнал – функция .

Преобразование сигнала логическим элементом задается таблицей истинности.

Логический элемент “ НЕ ”

Схема НЕ – инверсия реализует операцию отрицания

А (1, 0)

А (0, 1)

Логический элемент “ И ”

Схема И реализует конъюнкцию двух или более логических значений

А (0, 0, 1, 1)

/\

А /\ В(0, 0, 0, 1)

В (0, 1, 0, 1)

На входы А и В логического элемента последовательно подаются четыре пары сигналов различных значений, на выходе получается последовательность из четырех сигналов, значения которых определяется в соответствии с таблицей истинности логического умножения.

Единица на выходе схемы “ И ” будет тогда и только тогда, когда на всех входах будет единица.

Логический элемент “ ИЛИ ”

Схема ИЛИ реализует дизъюнкцию двух или более логических значений

А (0, 0, 1, 1)

\/

А \/ В(0, 1 , 1 , 1)

В (0, 1, 0, 1)

Когда хотя бы на одном входе схемы “ ИЛИ ” будет единица, на ее выходе будет также единица.

Логический элемент “ И - НЕ ”

Схема И – НЕ состоит из элемента И и инвертора и осуществляет отрицание результата схемы И .

А (0, 0, 1, 1)

/\

А /\ В(1, 1, 1, 0)

В (0, 1, 0, 1)

Комбинированный логический элемент И – НЕ называется функцией Шеффера.

Логический элемент “ ИЛИ - НЕ ”

Схема ИЛИ - НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ

А (0, 0, 1, 1)

\/

А \/ В(1, 0, 0, 0)

В (0, 1, 0, 1)

Комбинированный логический элемент ИЛИ – НЕ называется функцией Пирса.

RS – Триггер ( Set – установка, Reset – сброс)

• самый распространенный триггер.

Триггер можно построить из двух логических элементов ИЛИ и двух логических элементов НЕ. RS – триггер имеет два симметричных входа S и R и два симметричных выхода Q ( прямой) и Q (инверсный).

Построим логическую схему и таблицу истинности для RS – триггера.

Логическая схема RS – триггера

0 Q

S (1)

\ /

1

0

1 Q

\ /

R (0)

Таблица истинности RS – триггера

В обычном состоянии на входы триггера подан сигнал 0 , триггер запомнил и хранит 0 .

Если на вход S (установочный) подать сигнал 1 и последовательно рассмотрев прохождение сигнала по схеме, видно, что триггер переходит в это состояние и будет устойчиво находиться в нем и после того, как сигнал на входе S исчезнет. Триггер запомнил 1 , то есть с выхода Q можно считать 1 . При подаче 1 на вход R триггер перейдет в состояние 0 .

S

R

0

0

Q

1

Q

0

0

0

0

0

0

1

0

1

1

0

0

1

Для того, чтобы сбросить информацию и подготовиться к приему новой, на вход R (сброс) подается сигнал 1, после чего триггер возвращается к исходному «нулевому» состоянию.

При S= 0, R =0 триггер может находиться в двух разных состояниях: Q =0 и Q =1. При S=1 , R =1 – запрещенная ситуация.

Сумматор.

Сумматор - это электронная логическая схема, выполняющая суммирование двоичных чисел, служит прежде всего центральным узлом арифметико-логического устройства компьютера. Многоразрядный двоичный сумматор , предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров.

При сложении чисел А и В в одном i -м разряде приходится иметь дело с тремя цифрами:

• Цифра а i первого слагаемого
• Цифра b i второго слагаемого
• Перенос р i -1 из младшего разряда

В результате сложения получаются две цифры:

• Цифра с i для суммы
• Перенос р i из данного разряда в старший

Сумматор

Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности.

Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причем для двух соседних сумматоров выход переноса одного сумматора является входом другого.

Таблица истинности.

Входы

Первое слагаемое

0

Второе слагаемое

Выходы

Перенос из младшего разряда

0

0

0

Сумма

0

0

1

0

1

Перенос

0

1

0

0

1

1

1

0

1

0

1

0

0

0

1

0

1

1

1

1

1

0

0

0

1

1

0

1

1

1

1